Description

Product performance and features:

1. Each port can send and receive eight queue
2. Up to *6 pieces of queue receiver to adjust (RSS) in multiple processor system can minimize the use of the CPU
3. Support 8 pool of each port s (a single queue) virtual machine device queue (VMDq)
4. Support the SR - IOV function
5. Support direct cache access (DCA)
6. Support the Intel I/O V3.0 acceleration technology
7. TSO interleaved technique is to reduce the delay

8. To minimize the equipment I/O interrupt using MSI and MSI - X

9. The UDP and TCP and IP checksum partial load

*0. The UDP and TCP send piecewise load (TSO)

*1. SCTP receiving and sending check and partial load

*2. The packet combination of interrupt and timer (packet timer) and absolute - interruption delay timer is to send and receive operation

*3. Support PCI Expess base specification 2.0 (5 GTs)

*4. Intel I**0AM4 double integrated MAC + PHY and SERDES chip controller with high performance, high reliability and low power consumption characteristics

*5. Super depth, based on the packet buffer per channel can reduce the use of the CPU

*6. Hardware acceleration can be partial load task from the main processor.The controller can be used for partial load TCP/UDP/IP checksum TCP segment
*7. Server level of reliability, availability and performance characteristics:
Link aggregation and load balancing
Relevant switches: **2.3 AD (LACP), common Trunking (GEC/FEC)
Exchange and NIC no related
failover
Prioritization - **2.1 p layer 2 priority coding
Virtual local area network (LAN) **2.1 q VLAN
Large frame (9.5 KB)
**2 x flow control
Multicast/broadcast packet replication